Название: Методические указания к куpсовому пpоектированию по дисциплине "Схемотехника".Разpаботка буфеpного устpойства в микpопpоцессоpной системе(И.А.Никищенков)

Жанр: Информационные системы и технологии

Просмотров: 1086


3. организация запоминающего устройства

Запоминающее  устройство предназначено для хранения перемен- ной  информации,  оно  допускает изменение своего содержимого в ходе выполнения обмена данными с процессором.  Это значит,  чтопроцессор может  с помощью устройства управления выбрать (режим считывания) из ЗУ данные или поместить в ЗУ (режим записи) дан- ные.Причем  возможно   размещение  в ОЗУ новых данных на местах прежних ,  которые в этом случае  перестают существовать.Таким образом  в зависимости от заданного способа обмена ЗУ может ра- ботать в режимах записи, считывания и хранения информации.3.1. Оперативное ЗУМикросхемы ОЗУ по типу элементов памяти (ЭП) разделяются на статические и динамические. В микросхемах статических ОЗУ в ка- честве ЭП  применены  статические  триггеры  на биполярных или МОП-транзисторах.  Как известно, статический триггер  способен при наличии напряжения питания сохранять свое состояние неогра- ниченное время.  Число состояний, в которых  может  находиться триггер равно двум, что и позволяет использовать его для хране-ния двоичной единицы информации. В микросхемах динамических ОЗУ элементы памяти  выполнены на основе электрических конденсато- ров, сформированных внутри полупроводникового кристалла. ТакиеЭП не могут долгое время сохранять свое состояние ,  определяе- мое наличием или отсутствием электрического заряда,  и  поэтому нужается в периодическом восстановлении (регенерации).  Микрос- хемы динамических ОЗУ отличаются от микросхем  статических  ОЗУ большей информационной  емкостью,  что обусловлено меньшим коли- чеством компонентов на одном ЭП и, следовательно, более плотнымих размещением в полупроводниковом кристалле. Однако динамичес- кое ОЗУ сложнее  в применении, поскольку нуждается в организации принудительной регенерации,  и в дополнительном оборудовании, ив усложнении  устройств управления.Электрические параметры  микросхем памяти разделяют на ста- тические и динамические.  К числу статических параметров  отно- сят:  напряжение питания Uпит /Uсс/, мощность потребления Рпот, напряжение и ток входного (выходного) сигнала  низкого уровня

U0вх, I0вх, U0вых, I0вых; напряжение и ток входного (выходного) сигнала высокого уровня U1вх, I1вх, U1вых, I1вых. Указанные па- раметры характеризуют  возможность  и степень обеспечения сов- местной работы микросхем памяти с микросхемами  других видов и с функциональными   узлами в составе аппаратуры. Для применения и эксплуатации микросхем памяти необходимо знать также предельные значения напряжений, токов и емкости нагрузки.Динамические параметры характеризуют временные  процессы  в микросхемах памяти при записи,  считывании, регенерации, прог- раммировании.  В систему динамических параметров включают дли- тельности сигналов и "пауз" между ними (длительность восстанов- ления),  взаимный сдвиг между сигналами во времени, который не- обходим для обеспечения устойчивой работы микросхем.  Посколькув управлении микросхемой задействовано несколько различных сиг- налов,  перечень динамических (временных) параметров значителен и разнообразен,  причем состав и число  параметров  существенно зависит от вида, а подчас и типа микросхемы : например, микрос-хема статического ОЗУ К561РУ2 имеет 8 временных  параметров,  а микросхема динамического ОЗУ К565РУ3 - 34 параметра.Сигналы и соответствующие выводы микросхем можно подразде- лить на адресные, управляющие и информационные.  Отдельную груп- пу составляют выводы для подключения напряжений источников  пи- тания. Обозначения сигналов и выводов микросхем памяти, должны соответствовать ГОСТ 19480-74,  но часто используются  варианты международных обозначений ввиду их широкого применения в спра- вочной литературе и в нормативно-технической документации.Число адресных входов, например А0-А7 (А0 - младший разряд)позволяет  определять  информационную  емкость   микросхемы   :2^8=256 бит.Наличие одного информационного входа DI и одного выхода  DO (прямого  и  инверсного) указывает на одноразрядную организацию микросхемы памяти : 256*1 бит.Для управления  режимом работы предусмотрены два сигнала :^CS (BM - выбор микросхемы) и W/R (запись-считывание). Управля- ющий вход CS является инверсным.  Сигнал ^CS разрешает или зап- рещает обращение к микросхеме по информационным входу и выходу. Наличие  на  входе CS сигнала с уровнем логической 1 однозначно определяет режим хранения. При этом выход принимает высокоомное состояние,  при  котором он электрически отключен от приемника

информации.   Имея в виду, что обычно у микросхемы выход может находиться в одном из двух состояний, соответствующих логичес- ким 0 и 1,  указанное высокоомное состояние называют  третьим. Выходное напряжение в третьем состоянии имеет уровень, равный приблизительно половине наибольшего значения выходного напряже- ния.У некоторых  микросхем  памяти выход имеет незавершенную структуру : отсутствует нагрузка в цепи эмиттера - выход с отк- рытым эмиттером (ОЭ) или в цепи коллектора - выход с открытым коллектором - (ОК),  аналогично для МОП-транзистора:  открытый исток или сток. Такие выходы могут принимать два  состояния - функциональное и высокоомное.  При включении микросхемы в схемук ее выходам ОЭ или ОК подключают резистивную нагрузку.Для обращения к микросхеме для записи или считывания одного бита информации  D необходимо подать разрешающий обращение  сиг- нал ^CS с нулевым уровнем и сигнал W/R с соответствующим режиму уровнем :  при записи - 1,  при считывании - 0. Очевидно, что влюбом  режиме вход и выход развязаны,  т.е.  не могут влиять на состояние друг друга. Таким свойством обладают микросхемы с вы- ходами на три состояния. Учитывая отмеченную особенность, можно объединять вход и выход микросхемы и подключать к общей  инфор- мационной  шине,  по которой информация  подается к микросхеме и выводится из нее.Наиболее развитым             функциональным    составом   из   серии КМОП-микросхем обладает серия К537.  Функциональный  ряд  серии включает более 15 микросхем,  отличающихся информационной  ем- костью (от 1024 до 16384 бит),  организацией  (одноразрядная  и байтовая) ,  быстродействием (более чем в 5 раз ), уровнем пот- ребляемой мощности.  Имеются отличия и  в системе  управляющих сигналов и в конструктивном оформлении.  Общими свойствами мик- росхем серии К537 являются :  единзацией  (одноразрядная  и байтовая) ,  быстродействием (более чем в 5 раз ), уровнем пот-ребляемой мощности.  Имеются отличия и  в системе  упчительная ем-кость  нагрузки  (200пФ и более),  небольшое энергопотребление, причем при хранении почти на три порядка меньше,  чем при обра- щении, способность сохранять записанную информацию при понижен- ном до 2...3 В напряжении питания.Серия К132  состоит  из микросхем статического ОЗУ высокого быстродействия: время цикла обращения для большинства микросхем

лежит в диапазоне значений 55...85 нс.  Микросхемы выполнены поn-канальной МОП-технологии и отличаются разнообразием в отноше- нии структурных и схемотехнических решений, электрических пара- метров конструкций корпуса.  Однако у микросхем серии К132 име- ются ряд  свойств,  важных для их практического использования: единое напряжение питания 5 В, ТТЛ входные и  выходные уровни напряжений 0 и 1:  входные - соответственно не более 0,8 В, неменее 2 В, выходные - не более 0,4 В, не менее 2,4 В ; наличие выходов  с тремя состояниями, единая система сигналов управле- ния:  ^CS, ^W/R; способность работать на большую емкостную наг- рузку (от 100 до 600 пФ для разных типов микросхем ),  возмож-  ность снижения уровня энергопотребления при  переходе в режим хранения в 3-5 раз,  а у некоторых микросхем - до 20 раз.  Мик-росхемы КР132РУ4А,Б,  КМ132РУ5А,Б и КР132РУ6А,Б являются такти- руемыми (КМ132РУ5А,Б - только в режиме записи),  остальные мик- росхемы этой серии  - асинхронные.  У микросхем  КР132РУ4  и КР132РУ6 адресные,  управляющие и информационные  сигналы фикси- руются ("защелкиваются") на  выходных  усилителях-триггерах  по отрицательному перепаду сигнала ^CS .  Поэтому для этих микрос-хем необходимо обеспечить требуемое время  удержания названных сигналов  относительно  сигнала  ^CS  для их "захвата" входными триггерами .  После фиксации сигналы могут принимать произволь- ные значения, например значения следующего цикла обращения. Для обеспечения максимального быстродействия  микросхем  необходимо адресные  сигналы  и  сигналы управления формировать с длитель- ностью фронта 2 нс.Микросхемы динамических   ОЗУ отечественного  производства представлены в основном серией К565. Она включает в свой составряд микросхем , отличающихся не только своими характеристиками, но и использованными в них структурными решениями.  По входам и выходу микросхемы серии К565 совместимы с ТТЛ-микросхемами.  Для обращения к микросхеме для записи и считывания информации необ- ходимо подать код адреса строк А0-А6, одновременно с ними или с некоторой (не нормируется) задержкой сигнал ^RAS , затем с нор- мированной  задержкой на  время удержания адреса строк относи- тельно сигнала ^RAS должен  быть подан код адреса столбцов и че-рез время установления - сигнал ^CAS. К моменту подачи кода ад- реса столбцов на вход DI подводят записываемый бит информации, который сигналом ^W/R при наличии ^CAS=0 фиксируется на входном

триггере-защелке.  Сигнал записи ^W/R может быть подан  уровнем или импульсом.  В последнем случае он должен иметь длительность не менее определенного twr значения.  Если сигнал записи  подан уровнем, то фиксацию  DI триггеро-защелкой производит отрица- тельный перепад сигнала ^CAS (при наличии ^RAS=0). По окончании записи должна быть выдержана пауза ^tras, равная интервалу меж- ду сигналами ^RAS,  для восстановления состояния внутренних це- пей микросхемы. В аналогичном порядке должны быть поданы адрес- ные и упраляющие сигналы при считывании информации.  Для обеспе- чения  надежного   сохранения записанной в накопителе информации реализуют режим принудительной регенерации.  Регенерация инфор- мации  в каждом ЭП должна осуществляться не реже чем через 2 мс (для К565РУ5Д и КР565РУ6Д через 1 мс).  Как уже отмечалось, ре- генерация автоматически выполняется для всех ЭП выбранной стро- ки при обращении к матрице для записи или  считывания  информа- ции.Микросхемы памяти для построения ОЗУ микроЭВМ или микропро- цессорного контроллера выбирают, исходя из следующих данных  : требуемая информационная емкость и организация памяти, быстро- действие (время цикла обращения для записи или считывания), тип магистрали (интерфейса),  характеристики линий магистрали (наг- рузочная способность по току и емкости, требования к  устройс- твам ввода-вывода подключаемых узлов и др.), требования к энер- гопотреблению,  необходимость обеспеччения энергонезависимости, условия эксплуатации, конструктивные требования.Блок ОЗУ в общем случае включает модуль ОЗУ, составленный из микросхем памяти, контроллер ОЗУ (устройство  управления), буферные  регистры или магистральные приемопередатчики,  шинные формирователи, обеспечивающие сопряжение по нагрузке модуля ОЗУ с шинами адреса и данных.Для построения ОЗУ на микросхемах с одноразрядной организа- цией  необходимо объединять микросхемы с тем,  чтобы обеспечить возможность записи информации в ОЗУ, ее хранение и считывание в форме много разрядного цифрового кода, т.е. объединения микрос- хем памяти в модуль. Например,  можно построить блок ОЗУ, ем-костью  8Кбайт  построенный на  микросхемах К537РУ14 с возмож- ностью его расширения до 32К байт.  Каждая микросхема имеет од- норазрядную  организацию 4К*1 бит. Для наращивания разрядности слов до байта объединяют восемь микросхем DD1-DD8 в субмодуль

путем  соединения всех одноименных выводов, кроме информацион- ных.  Аналогично построен субмодуль DD9-DD16.  Для  наращивания числа  слов соединяют все одноименные выводы микросхем субмоду- лей DD1-DD8 и DD9-DD16 кроме выводов для сигналов  выбора  мик-росхем ^CS1,^CS2.  Эти выводы подключают к выходам дешифратора, назначение которого заключается в выборе субмодуля, адресуемого старшими разрядами кода адреса A14 A13 A12. В рассматриваемом примере задействованы два выхода дешифратора, на которых сигна- лы  с уровнем логического нуля появляются при входных кодах 000и 001.  В первом случае открыт доступ к субмодулю DD1-DD8, во втором к субмодулю DD9-DD16. Очевидно, оставшиеся шесть выходов DD17 позволяют увеличивать емкость ОЗУ еще на шесть аналогичных субмодулей, т.е.  до 32К байт, либо использовать часть выходовдля подключения к ним модулей ПЗУ.Такую организацию памяти называют страничной, а субмодуль - страницей.  Полезно иметь в виду возможность  изменения  адреса страниц, т.е. ее положения в адресном пространстве, подключени- ем вывода CS к нужному выходу дешифратора.Очевидно, решение этой задачи  существенно упрощается  при использовании  микросхем со словарной организацией.  В обширной номенклатуре микросхем статических ОЗУ микросхемы со словарной организацией  представлены  ограниченным числом типов.  Один из них - микросхема КР537РУ8 - она имеет организацию 2048*8 бит и, следовательно,   допускает  запись  или  считывание  информации8-разрядными словами (байтами). Причем входы и выходы совмещены и обладают свойством двунаправленной проводимости.  Другая осо- бенность приведенной микросхемы заключается в наличии  сигнала^OE разрешения по выходу, т.е. разрешения считывания при нали- чии сигнала ^CS=0.Заметим, что сигнал OE не является обязатель- ным для микросхем ОЗУ со словарной организацией :  например,  у микросхемы КК132 РУ8 с организацией 1К*4 бит  этот сигнал  от- сутствует.Микросхемы динамических ОЗУ, например  микросхема  К565РУ6 имеет более сложное  управление, чем микросхемы статических ОЗУ. Это обусловлено необходимостью организации принудительной реге- нерации  хранимой микросхемой информации,   осуществляемой с по- мощью специальных внешних устройств с интервалом,  определяемым периодом регенерации. Микросхемы динамических ОЗУ в своем боль- шинстве построены с мультиплексированием кода адреса :  вначале

в микросхему  вводят код адреса строки А0-А6, фиксируя его на входном регистре RG стробирующим сигналом  ^RAS,  затем  вводят код адреса столбца А7-А13, фиксируя его на регистре стробирую- щим сигналом ^CAS.  Число адресных выходов таким образом умень- шается вдвое :  у микросхемы К565РУ6 с информационной  емкостью16К бит их всего семь. Функции сигнала CS выполняет сигнал ^RAS:  для  обращения  к микросхеме необходим нулевой уровень этого сигнала.3.2. Регистровое ЗУРегистры широко  применяются для хранения небольших объемов информации.Номенклатура микросхем регистров   хорошо  развита  и разнообразна. По принципу построения различаются регистрыы хра- нения и сдвига. Регистр хранения представляет  собой  совокуп- ность  триггеров,  объединенных  по цепям управления их режимом (вход С). Цифровой код , т.е.  слово, записывается в регистр хранения всеми разрядами одновременно DI1-DIi -DIn по разрешаю- щему сигналу на входе С=1. При С=0 обеспечивается режим хране- ния записанной информации ,  которая в виде уровней напряженияприсутствует на выходах DO1-DOi-DOn и может  быть  считана  без разрушения . Последующая информация  займет прежнюю. Число триг- геров n определяет разрядность регистра и,  следовательно, хра-нимого кода.  Такие регистры по способу записи и считывания ин-формации называют параллельными  .Регистр сдвига  построен на  последовательно  соединенных триггерах двухступенчатой структуры. Информация в такой регистр может  быть  записана  поразрядно последовательно во времени со стороны входа DI0 первого триггера путем  продвижения  по  цепи триггеров под воздействием тактовых сигналов на входе С. Другой способ записи - параллельный,  т.е. в один такт всеми разрядамиDI1-DIn одновременно . Режим записи задается сигналом на управ-ляющем входе V.Аналогично режиму   записи могут быть реализованы два режима считывания : по одному разряду последовательно во времени с вы- хода  последнего триггера и параллельный - со всех выходов ре- гистра одновременно. Регистры с последовательным способом запи-си  и  считывания называют последовательными.  Последовательные регистры составляют основу ОЗУ с последовательным  доступом,  в которых выборку нужного элемента или ячейки памяти осуществляют

последовательным перебором адресов в порядке их возрастания или убывания.В обширной номенклатуре микросхем параллельных и последова- тельных  регистров некоторая их часть содержит многорегистровые структуры, которые можно использовать для хранения одновременно нескольких  слов. Возможности  таких микросхем  зависят от их структурного построения и способа адресации регитров. Некоторые допускают адресацию каждого  регистра , другие работают по прин- ципу "магазинного" ЗУ : заполняется информацией по мере ее пос- тупления по правилу "первым вошел - первым вышел" или в обрат- ном порядке "первым вошел - последним вышел".  Магазинные ЗУ собратным порядком  считывания часто называют стеком. Стековые регистровые  ЗУ находят широкое применение  в калькуляторах,  в микропроцессорных  контроллерах  и в других вычислительных уст- ройствах.Запоминающие  устройства на регистрах могут быть построены с произвольным доступом (выборкой) и с последовательным доступом. Регистровые ЗУ с произвольной выборкой позволяют адресовать все регистры и обратиться к любому из них для записи или считывания информации.   В отличие от них регистровые ЗУ с последовательным доступом для обращения к нужной ячейке требуют перебора адресов в сторону их увеличения или уменьшения до требуемого адреса. Теи  другие реализуются на микросхемах регистров  параллельного и последовательного типа соответственно.  В параллельный  регистр информацию  записывают  всеми разрядами одновременно и также ее считывают.  В качестве параллельного регистра применяют как ре- гистры хранения,  так и регистры сдвига. В последовательный ре- гистр информацию записывают с одного входа поразрядно  последо- вательно  во времени.  Таким же образом ее и считывают с выхода последнего триггера. Последовательным может быть только регистр сдвига. Многие регистры сдвига допускают и параллельную записьи считывание информации, т.е. являются комбинированными.Для организации  обычной очередности служит буфер типа оче-редь ,  или буфер FIFO  (first in - first out - первым  вошедшийпервым выходит).  Необходимость в таком буфере возникает, когда источник данных поставляет приемнику слова,  распределенные  во времени нерегулярно, причем интервалы времени между неоткрытыми словами могут быть меньше, чем время, необходимое приемнику для обработки одного слова.  Если потери информации недопустимы, то

между источником и приемником включается буфер FIFO  , в котором хранится очередь слов, ожидающих обработки.Набор регистров  памяти, т.е. адреса памяти можно рассматри-вать в виде кольца.  Часть регистров занята очередью, остальные- свободный резерв на случай ее увеличения.  Адрес записи  при постановке  в очередь  задается счетчиком хвоста очереди СТХВ. Сигнал Поставить в очередь,  поступая на вход WE разрешения за- писи,  записывает  поступившие  по входной шине DI данные в тот регистр памяти, номер которого хранится в СТХВ. По срезу сигна- ла  Поставить в очередь выходной код счетчика хвоста увеличива- ется на 1, подготавливая адрес записи для  очередного сигнала Поставить в очередь.При поступлении сигнала Извлечь из очереди на выходной шине DO  появляется слово, хранящееся в том регистре памяти, номер которого задан кодом счетчика головы очереди  СТГОЛ.  По  срезу сигнала  выходной код счетчика увеличится на 1, подготовив для выдачи следующее слово, ставшее теперь первым в очереди. Пере- полнение  счетчика хвоста очереди осложнений не вызовет,  пос-кольку после максимально  возможного кода счетчика ВСЕ ЕДИНИЦЫ в нем автоматически появится код ВСЕ НУЛИ. Очередь в своем кольце просто переползет хвостом через нулевую отметку  счетчика.  Также со временем переползет и голова. В процессе нормальной рабо- ты очередь двигается  в кольце  значений  адресов  по  часовой стрелке, хвостом вперед, удлиняясь или укорачиваясь в соответс-твии с флюктуациями активности передатчика. Перед началом рабо-ты оба счетчика сбрасываются в нуль.Схема буфера FIFO  должна сигнализировать о двух особых  си- туациях. Первая - буфер полон, тогда в него нельзя больше запи- сывать,  и нужно приостановить передатчик. Вторая - буфер пуст, тогда из него нельзя брать данные, и нужно приостановить прием- ник. Обе ситуации имеют общий признак: равенство показаний обо- их счетчиков после исчезновения входного сигнала.  Этот признак выявляет компаратор. Если счетчики стали равны после очередного извлечения из очереди,  то это значит, что очередь иссякла, бу-фер пуст.   Если они стали равны после  очередной  постановки  в очередь, то буфер полон. Характер последнего обращения к буферу запоминается в RS-триггере.  Сигналы,  информирующие устройство управления об особых состояниях буфера, получаются как конъюнк- ции того или иного состояния триггера и признака равенства  по-

казаний счетчиков головы и хвоста.Другим часто используемым в цифровой технике буфером явля-ется буфер типа магазин,  или стек (stack), или буфер LIFO(last in - first out),  последним вошедший первым выходит). В отличие от нормальной очереди здесь в качестве  первого кандидата  наобслуживание  выбирается то слово, которое встало в очередь пос-ледним.Основу его составляют регистровая память и счетчик адреса,в котором хранится номер регистра вершины стека. В отличие от буфера ранее рассмотренного типа  здесь счетчик должен быть  ре- версивным,  т.е.  уметь  прибавлять 1,  когда поступает команда Заслать в стек (push), и вычитать 1 при команде Извлечь из сте-ка (pop). Адрес, по которому производится засылка в стек, всег-да на 1 больше адреса,  по которому выполняется чтение из  сте- ка.Постоянный сдвиг на единицу адреса записи относительно адре- са чтения выполняет инкрементор INC.  Стек, как и  буфер типа "очередь",  также имеет два особых состояния : буфер пуст  и бу- фер полон.  Обнаруживаются они непосредственно по нулевому и по максимально  возможному  (все единицы) состояниям счетчика адре- са.Возможен и  другой вариант аппаратной реализации стека - на основе реверсивных сдвигающих регистров . Число регистров  равно разрядности засылаемых в стек слов, а число разрядов регистров определяет глубину стека, т.е.  его емкость.  Кроме того,  и в стеке, и в буфере типа "очередь" можно вместо регистровой памя-ти использовать память с произвольным доступом.  Это несколько усложнит  схему из-за  необходимости коммутации двух различных адресов на единый адресный вход, однако при требовании большой емкости буфера  усложнение  может  оказаться оправданным.  Как всегда, окончательный выбор можно сделать, лишь оценив в каждом конкретном случае временный параметры и аппаратурные затраты.