Название: Методические указания к куpсовому пpоектированию по дисциплине "Схемотехника".Разpаботка буфеpного устpойства в микpопpоцессоpной системе(И.А.Никищенков)

Жанр: Информационные системы и технологии

Просмотров: 1086


2.3. интерфейс и41

По классификационным признакам интерфейс И41 является машин- ным  системным  внутриблочным  асинхронным параллельным  полудуп- лексным и магистральным.  Единицей обмена данными для интерфейса является слово, которое может состоять из одного или двух байт. Время одного цикла обмена данными не менее 200 нс. Длина магист-рали  с учетом длины отводов от линий до передатчиков или прием- ников сигналов 3 м.  Общее число линий связи в магистраль 73.  К магистрали можно подключить 20 компонентов.В совокупность линий интерфейса входят 20 линий  адреса,  16 линий данных,  8 линий запроса прерывания, линий сигналов управ- ления.  Сигналы адреса и данных формируются схемами с тремя сос- тояниями.  Сигналы запроса прерывания и большинство сигналов уп- равления формируются схемами  с открытым коллектором.  Принцип взаимодействия  компонентов на интерфейсе тот же,  что и в Общей шине "активный" - "пассивный",  называемые  задатчик (активный компонент) и  исполнитель (пассивный компонент).Для большинства линий сигналов управления активным состо- янием является низкий уровень, во всех случаях обозначаемый ко- сой чертой после мнемоники сигналов. Номера в обозначениях линийинтерфейса указываются в шестнадцатеричной системе счисления.Сигнал начальной установки (INIT) предназначен для установки всех подключенных к интерфейсу компонентов в некоторое исходное состояние.  Сигнал формуруется одним из хадатчиков  или  внешним источником, в том числе переключателем сброса на передней панели системы.Линии адреса (ADR0-ADR13). Во время процедуры передачи дан-ных по интерфейсу задатчик производит выбор исполнителя  (напри- мер,  памяти или порта ввода-вывода) с помощью группы из 20 ад- ресных линий, при этом ADR13 является старшим разрядом адреса. В двухбайтовых   системах  линия  ADR0 используется для определения байта - младшего (четного) или старшего (нечетного) - памяти или порта ввода-вывода, к которому производится обращение. При обра- щениях к старшему (нечетному) байту линия ADR0  имеет  активный (низкий) уровень сигнала,  при обращении к младшему байту или ко всему слову из двух байт - пассивный (высокий) урровень сигнала.Линии данных  (DAT0-DATF).  16 двунаправленных линий данных используются для передачи или приема информации,  при этом DATF является  старшим  разрядом данных.  В 8-разрядных системах ис- пользуются только линии DAT0-DAT7 (DAT7 - старший разряд).  В16-разрядныыыых системах возможны  как 8- , так 16-разрядные пе-редачи данных.Линия постоянной  частоты (CCLK) обеспечивает интерфейс сиг- налами постоянной частоты для использования некоторыми компонен- тами ЭВМ. Период CCLK - не менее 100 нс, длительность сигнала -

от 0,35 до 0,65 периода.Сигналы чтения памяти (MRDC) и записи в память (MWTC) выда- ются задатчиком и указывают,  что на линии  адреса  выдан  адрес ячейки  памяти, которая используется в операциях обмена.Сигналы чтения из порта (IORC) и записи в порт(IOWC) выдают- ся задатчиком и указывают, что на линии адреса выдан адрес порта ввода, используемый в операциях обмена.Сигнал подтверждения передачи (XACK) выдается исполнителем в ответ на обращение задатчика и указывает, что  операция  чтения или записи завершена, т.е. информация  выдана на линии данных или принята с линии данных.  Сигнал XACK асинхронен по  отношению  к сигналу BCLK.Ввод данных из памяти и портов ввода-вывода происходит  сле- дующим образом.  Задатчик ,  осуществляющий управление интерфей- сом,  выставляет адрес исполнителя на линии адреса. Адрес должен быть установлен не менее чем на 50 нс до выдачи сигнала управле-ния (MRDC или IORC). Это время используется исполнителем для де- шифрации   адреса и его выборки.Исполнитель,  воспринимающий свой адрес,  выдает данные на линии данных и сигнал XACK, причем дан- ные  не  должныы  выдаваться  до получения управляющего сигнала (MRDC или IORC) и не должны сниматься с линий данных  до снятия управляющего  сигнала.  После снятия сигнала управления адрес на линиях адреса должен оставаться не менее 50 нс.  Выдача  сигнала XACK должна совпадать по времени и следовать за выдачей на линииданных информации.  Снятие сигнала XACK не должно  производиться до снятия сигнала управления.  Длительность сигналов управления MRDC или IORC в процессе обмена данными не  должны  быть меньше100 нс.Вывод данных из процессора начинается с выдачи адреса испол- нителя на линиях адреса и данные на линиях данных.  Адрес и дан- ные должны быть установлены не менее чем за 50 нс до выдачи сиг-нала управления (MWDC или IOWC). Это время используется исполни- телем для дешифрации адреса и обеспечивает его выборку. Исполни- тель, воспринимающий  свой адрес,  производит запись данныых по переднему или заднему фронту сигнала управления и выдает  сигнал XACK. Выдача сигнала XACK должна совпадать или следовать за за- писью исполнителем информации.   Сигнал XACK не должен  сниматься до снятия сигнала управления.В сбойных ситуациях , когда исполнитель не  выдает  сигнал

XACK в течение определенного времени после выдачи задатчиком управляющего сигнала (MRDC или IORC,  MWDC или IOWC),  задатчик прекращает обмен, снимая управляющий сигнал и адрес. Время ожи- дания задатчиком сигнала ХACK, не более 5 мксек.Таким образом при обмене данными в режиме ожидания готовнос- ти процессор сначала проводит ввод для  чтения слова  состояния буфера (если буфер "не готов" ввод повторяется), а затем прово- дит типовую  ввод или вывод для обмена данными (в зависимости  от направления обмена, указанном в задании).При обмене по прерываниям устройство управления вырабатывает сигнал  запроса  прерывания INT7 и ожидает первый сигнал INTA от МП,  по окончании которого  МП выдает по  линиям  ADR8..ADRA код прерывания.  Получив  этот код устройство управления сравнивает его с кодом 7 и если они совпадают, это означает разрешение пре- рываний  буферу (при несовпадении кодов происходит ожидание кода7,  причем второй сигнал INTA пропускается).  По второму сигналу INTA, устройство управления буфера выдает адрес вектора прерыва- ний на шину данных,  которым является адрес программы  обработки прерывания,  в данном случае любая 8-битовая константа и отрица- тельный фронт сигнала XACK. Процессор принимает константу и от- вечает положительным фронтом сигнала INTA, что обеспечивает сня- тие XACK, INTR и константы.---------------------------------------------------------------