Название: Вычислительная техника (Захаров Н. Г.)

Жанр: Энергетический

Просмотров: 1538


3.4. дешифраторы

 

Дешифратором называется комбинационное устройство, имеющее несколько входов и выходов, у которого каждой комбинации входных сигналов соответствует активное значение только одного определенного выходного сигнала. Полный дешиф- ратор с m входами имеет 2m выходов. Таблица истинности трехвходового полного дешифратора с единичным активным значением выходных сигналов Y представлена

в таблице 3.5.

 

Таблица 3.5

 

Х3

Х2

Х1

Y0

Y1

Y2

Y3

Y4

Y5

Y6

Y7

0

 

0

 

0

 

0

 

1

 

1

 

1

 

1

0

 

0

 

1

 

1

 

0

 

0

 

1

 

1

0

 

1

 

0

 

1

 

0

 

1

 

0

 

1

1

 

0

 

0

 

0

 

0

 

0

 

0

 

0

0

 

1

 

0

 

0

 

0

 

0

 

0

 

0

0

 

0

 

1

 

0

 

0

 

0

 

0

 

0

0

 

0

 

0

 

1

 

0

 

0

 

0

 

0

0

 

0

 

0

 

0

 

1

 

0

 

0

 

0

0

 

0

 

0

 

0

 

0

 

1

 

0

 

0

0

 

0

 

0

 

0

 

0

 

0

 

1

 

0

0

 

0

 

0

 

0

 

0

 

0

 

0

 

1

 

 

На практике часто используются неполные дешифраторы, предусматривающие декодирование только отдельных входных сигналов. Если задачу синтеза соответст- вующего КУ с тремя входами и восемью выходами рассматривать как синтез восьми одновходовых КУ, то для каждой из булевых функций Y можно записать структур-

ную формулу:

 

Y0   X3 X 2 X1 ,

 

Y4   X 3 X 2 X1 ,

Y1  X 3 X 2 X1 , Y2   X 3 X 2 X1 ,

 

Y5   X 3 X 2 X1 , Y6   X 3 X 2 X1 ,

Y3  X 3 X 2 X1 ,

 

Y7   X 3 X 2 X1.

 

(3.1)

 

 

Условное графическое обозначение дешифратора, соответствующего табл. 3.5, представлено на рис. 3.6, а. В интегральном исполнении выпускаются различные структуры дешифраторов, в которых используются 2, 3, 4 входа. В одном корпусе может быть несколько дешифраторов.

Для увеличения функциональных возможностей устройств часто предусматри- вается использование нескольких сигналов управления. На рис. 3.6, б представлено графическое изображение микросхемы К155ИД4, содержащей сдвоенный двухвходо-

вой дешифратор с активными нулевыми выходными сигналами.

 

 

 

 

 

 

Х Х Х3

 

DC

y0 y1 y2 y3 y4 y5 y y7

 

 

 

 

 

 

 

 

 

 

 

 

 

 
Х1       1

 

Х2       2

V1       y0

V2       DC       y1

y2

X1       y3

X2       y4

y5

3

 

y

 
Х3       V

6          6

V4       y7

 

а          б

 

Рис. 3.6. Условное графическое обозначение дешифратора (а)

 

и условное графическое обозначение ИМС К155ИД4 (б)

 

На выходах обоих дешифраторов формируются сигналы в соответствии с ком- бинациями входных сигналов Х1 и Х2. Синхронизация процесса формирования вы- ходных сигналов Y0–Y3 для каждого дешифратора задается комбинациями управ- ляющих сигналов V. Для верхнего дешифратора разрешает формирование выходных

 

сигналов комбинация

 

V1 V2 , для нижнего –

 

V3 V4 . При отсутствии разрешающих

 

комбинаций на каждом выходе Y устанавливается единичное значение сигнала. Введение такого управления расширяет возможности микросхемы при построении более сложных устройств, например, дешифраторов с увеличенным числом входов и выходов.

Переключательную функцию (формула 3.1) можно реализовать на отдельном элементе И, в этом случае мы получим наиболее простой по структуре дешифратор, который можно реализовать также на элементах И-НЕ (рис. 3.7).

Достоинство линейного дешифратора – высокое быстродействие; недостаток – большое количество требуемых входов логических элементов, равное количеству разрядов дешифрируемого слова. Кроме того, ограниченная нагрузочная способность ИМС ограничивает разрядность дешифрируемых слов до 4–5. Поэтому широко при- меняются пирамидальные дешифраторы, характерным отличием которых от линей- ных является использование только двухвходовых элементов.

Х3       Х2       Х1                 

&         Х1

o

 

&         Х 3 Х 2 Х1

o

 

 

&  o Y0

 

 

 Х 3 Х 2 Х1

 

 

 

 

&         Х 2

o

&         Х 3 Х

o

2 Х1

&  o Y1  Х 3 Х 2 Х1

&         Х 3 Х

o

2 Х1

&  o Y2

 Х 3 Х 2 Х1

 

 

 

&         Х 3

o

&         Х 3 Х

o

2 Х1

 

&  o Y3   Х 3 Х 2 Х1

 

&         Х 3 Х 2 Х1

o

 

&         Y4   Х 3 Х 2 Х1

o

 

 

&         Х 3 Х 2 Х1

o

&  o Y5

 Х 3 Х 2 Х1

 

 

&         Х 3 Х 2 Х1

o

 

&  o Y6

 

 Х 3 Х 2 Х1

 

 

Х 3 Х 2 Х1

&  o

&         Y7

o

 Х 3 Х 2 Х1

 

 

Рис. 3.7. Принципиальная схема линейного дешифратора на элементах И-НЕ

 

На рис. 3.8 представлена схема пирамидального дешифратора на 3 входа, вы- полненная на двуxвходовых элементах И-НЕ. В пирамидальных дешифраторах тре- буется большее количество логических элементов, но по числу корпусов ИС пирами- дальная схема может оказаться эквивалентной линейной, т. к. 2-входовых ЛЭ в одном корпусе размещается больше.

Третий вид структуры дешифратора — каскадное соединение дешифраторов. На рис. 3.9 показана группа из пяти дешифраторов, соединенных последовательно в два каскада. Все дешифраторы одинаковы и построены по структуре линейного де- шифратора  с  инверсными  выходами  и  дополнительным  стробируемым  входом  С. На первый каскад, т. е. на входы DC4, поданы старшие разряды дешифрируемого чис- ла Х3, Х4. При этом DC определяет, в какой четверке из возможных 16 вариантов на- ходится избранный выход.

Х3  Х2 Х1                 

&  oХ1

 

 

&  o     &  o

 

 

Х 2 Х1

 

&  o     &  o Y0

 

 Х 3 Х 2 Х1

 

 

 

&         Х 2

o

 

&  o     &  o

 

Х 2 Х1

 

&  o     &

Y1  Х 3 Х 2 Х1

o

 

 

 

 

&         &         Х

o          o

 

2 Х1

&  o     &  o Y2

 Х3 Х 2 Х1

&         Х 3

o

 

&  o     &  o

Y3   Х3 Х

2 Х1

 

 

&         &         Х2 Х1

o          o

&  o     &  o Y4

 Х 3 Х 2 Х1

 

 

&  o     &  o Y5

 

&  o     &  o Y6

 

&  o     &  o Y7

 Х 3 Х 2 Х1

 

 Х 3 Х 2 Х1

 

 Х 3 Х 2 Х1

 

 

Рис. 3.8. Принципиальная схема пирамидального дешифратора

 

Дешифратор «открывает» соответствующий дешифратор второго каскада, по- давая на инверсный вход С нулевой сигнал, а поскольку на прочих выходах DC фор- мируется 1, все остальные дешифраторы второго каскада закрыты. На кодовые входы дешифраторов второго каскада поступают младшие разряды дешифрируемого кода. Причем работает единственный незакрытый дешифратор второго каскада, возбуждая в результате один из 16 выходов, соответствующий коду, поданному на вход.

 

 

X         o  С

c

 

1

 

DC4     0  o

1  o

o  С     DC0     0  o

 

1  o o  1           2  o

 

o  2      3  o

X 3      o          2  o

2

X 4      o          3  o

 

o  С     DC1     0  o

1  o o  1           2  o

 

o  2      3  o

 

o

 

X 1      o

 

X 2      o

С         DC2     0  o

 

1  o

1          2  o

 

2          3  o

 

 

o  С     DC3     0  o

 

1  o o  1           2  o

 

o  2      3  o

 

Рис. 3.9. Каскадное соединение дешифраторов

 

Таким образом, каскадно соединяя дешифраторы, можно строить схемы с большим числом выходов, используя в качестве составных частей малые дешифраторы.